Esercizi Svolti

Diodo Sia dato il circuito in figura e le forme d’onda v 1 ( t ) e v 2 ( t ) indicate .

v1

v2

Fig. 1

R = 180 O

Diodo D :

V? = 0.6 V Rf = 20

O

Fig. 2

Esercizi svolti del Corso di Elettronica Industriale 1 Anno Accademico 2000 / 2001


1

Tracciare v 0 ( t ) per 0 ≤ t ≤ 4

ms 1 .

si nota che il diodo lavora in polarizzazione diretta , quindi lo si può sostituire con il modello ai grandi segnali caratterizzato da un generatore di tensione Vγ con in serie un resistore.

Si può scrivere la LKT :

v1 (0 ) − v? − (Rf + R) ⋅ I(0 ) = 0 da cui si ottiene :

♦SVOLGIMENTO♦ Si suppone :

⇒ I( 0 ) = e:

IS = 0

v1 (0 ) − v? 4.4 = = 0.022 A Rf + R 200

⇒ v0 (0 ) = R ⋅ I(0 ) = 180 ⋅ 0.022 = 3.96 V

Rr → ∞

z All’istante t=0 si possono dedurre dai grafici della pagina precedente i valori di v1 e v 2: v1 (0 ) = 5 V

fino all’istante t=1 in quanto v 1( t ) e v 2 ( t ) restano costanti.

v2 (0 ) = 0 V

z All’istante t=1 i valori di v 1 e v 2 saranno: v1 (1) = 5 V

v1

v2 (1) = 5 V

γ

f

Fig. 3

1

Fig. 4

Supporre la commutazione del diodo istantanea Esercizi svolti del Corso di Elettronica Industriale 1 Anno Accademico 2000 / 2001

2


3

Si calcola il valore di v1 ( t ) − v2 ( t ) per il quale il diodo passa in polarizzazione inversa osservando che in tale caso il diodo diventa un aperto e quindi sulla resistenza R non vi è alcuna caduta di tensione: LKT :

la differenza tra v 1 e v 2 risulta essere : v1 (3) − v2 (3) = 0 V < 0.6 V

il diodo è ancora in polarizzazione inversa ma il valore di v0 (3 ) = v2(3 ) = 0 V .

v1 ( t ) − 0.6 − v2( t ) = 0 ⇒ v1 ( t) − v2 ( t) = 0.6 V

il diodo lavora in polarizzazione inversa per : v1 ( t ) − v2( t ) ≤ 0.6 V

Quando v1 (1) = 5 V e

L’uscita rimane costante a 0 Volt anche per istanti superiori a t = 3 :

v2 (1) = 5 V si ha : v1 ( 1 ) − v2 ( 1 ) = 0 < 0.6 V quindi il diodo

lavora in polarizzazione inversa e si comporta come un circuito aperto . Sul resistore non vi è alcuna caduta di tensione per cui si avrà : v0 = v2(1) = 5 V

fino all’istante t = 2.

z All’istante t=2 v 1 e v 2 assumeranno i seguenti valori: v1 (2) = 0 V e v2(2 ) = 5

V

e la differenza tra v 1 e v 2 risulta essere :

v1 (2) − v2(2) = −5 V < 0.6 V si può quindi dedurre, per quanto detto in precedenza che il diodo continua a lavorare in inversa con : v 0 (2 ) = v2 (2 ) = 5

Fig. … 5

V

z All’istante t = 3 v 1 e v 2 saranno : v1 (3) = 0 V e v2(3) = 0 V Esercizi svolti del Corso di Elettronica Industriale 1 Anno Accademico 2000 / 2001

4


5

Si chiede di :

Sia dato il seguente circuito :

a) Calcolare l’istante t1 al quale il diodo inizia a condurre b) Calcolare e disegnare andamento di VOUT (t) nei tre casi :

1) t < t1

L

2) t1 < t < 10− 3 s

3) t > 10-3 s

♦SVOLGIMENTO♦ Anche in questo esercizio : del diodo .

IS = 0 Rr → ∞

ovvero si suppone istantanea la commutazione

Fig..1

V? = 0.7 V

a) All’istante t = 0 si deduce dal grafico della pagina precedente che vIN (0 ) = 0 V

RL = 10 5 Ω

quindi si può affermare che il diodo lavora in polarizzazione inversa e si comporta come un aperto. Il diodo inizierà a condurre quando raggiungerà una differenza di potenziale ai suoi capi pari a Vγ = 0 . 7 V = v d .

Diodo D : Rf = 50

O

Applicando la LKT al circuito si ottiene:

Con:

L

Fig. 2


6

Fig.3


7

VIN (t1 ) − 0 .7 = 0

⇒ VIN ( t1 ) = 0. 7 V

2

e utilizzando nuovamente il grafico ( t, V IN(t)) si ottiene :

⇒ t1 = 0.7 ms è l’istante in cui il diodo inizia a condurre .

γ

Fig. 4

VIN (t ) − Vγ − (Rf + RL ) ⋅ i( t) = 0

LKT :

⇒ i( t) =

b) Si analizzano i singoli casi : 1) All’istante t 0

R1 + R2

risulta:

V i n ( t ) > V γ ⇒ t > 0 .3 m S

AV ≈ −

(R L / /R C) 4992 .Ω =− = −0254 . RE 1960Ω

Quindi il diodo è in inversa per t3mS la tensione VOUT è:

R2I = R 2

Vin (t ) − Vγ R1 + R2

= VOUT (t )

Quando VIN=3.6V e per I = 10 -2° abbiamo che

(R1 + R2 ) =

Vin (t ) − Vγ I

=

3 .6V − 0.6V = 300 Ω 0.01 A

Da questo diagramma si evidenzia che gli stati della FSM sono nove; di conseguenza le variabili di stato sono quattro: infatti, indicando con N il numero degli stati e n il numero delle variabili di stato, una volta noto il valore di N, n sarà il numero più piccolo che rispetterà tale legge: 2n>N. In questo caso 20 = 1 < 9, 2 1 = 2 < 9, 2 2 = 4 < 9, 2 3 = 8 < 9, 2 4 = 16 >9. Da ciò il numero delle variabili di stato risulta essere 3.

Svolgimento DGT1 1. Disegnare il diagramma ASM

1. scrivere la tabella della FSM 0

Z=0,U=0,D=0.T=0

IN

IN 0 1 0 1 0 1 0 1 0 1

1

Z=0,U=0,D=0.T=0

SP S 0 a 0 a 0 b 0 b 0 c 0 c 0 d 0 d 0 e 1 e 1

S1 0 0 0 0 1 1 1 1 0 0

S2 0 0 1 1 0 0 1 1 0 0

ZERO UNO 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0

DUE TRE S F S*0 0 0 a 0 0 0 b 0 0 0 a 0 0 0 c 0 0 0 d 0 0 0 e 1 0 0 a 0 1 0 a 0 0 0 a 0 0 1 a 0

S*1 0 0 0 1 1 0 0 0 0 0

S*2 0 1 0 0 1 0 0 0 0 0

2. disegnamo la relativa struttura della FSM 0 IN

1 Z=0,U=0,D=0.T= 0

0

Z=0,U=0,D=0.T=0

1 IN

Z=0,U=0,D=0.T=0

3. Posto che il Flip/Flop in figura sia di tipo J K, abbiamo la seguente tabella di eccitazione:

0

Z= 1

0

IN

U= 1

IN

Q(j)

Q ( j+1)

J

K

0 0 1 1

0 1 0 1

0 1 -

1 0

1 1

D= 1

T= 1 La tabella per lo stato S0 , ad esempio, diventa:

IN 0 1 0 1 0 1 0 1 0 1

SP S 0 a 0 a 0 b 0 b 0 c 0 c 0 d 0 d 0 e 1 e 1

S1 0 0 0 0 1 1 1 1 0 0

S2 0 0 1 1 0 0 1 1 0 0

ZERO UNO DUE 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0

TRE SF 0 a 0 b 0 a 0 c 0 d 0 e 0 a 0 a 0 a 1 a

S*0 0 0 0 0 0 1 0 0 0 0

S*1 0 0 0 1 1 0 0 0 0 0

S*2 0 1 0 0 1 0 0 0 0 0

J S0 0 0 0 0 0 1 0 0 -

K S0 1 1

Svolgimento DGT2 Come prima cosa viene indicato con C l’uscita della prima porta logica NOR, e la tabella di verità del NOR :

C

A 0 0 1 1

B 0 1 0 1

NOR 1 0 0 0

Facendo la mappa di Karnaugh otteniamo: - per J, utilizzando la sintesi NOR-NOR e raccogliendo le indifferenze cerchiate come zero e le restanti come 1 IN S 0

S 1S 2

00 01 11 10

00 0 0

01 0 0

11 0 0

Successivamente si riportano gli andamenti temporali di A e di B; di seguito si calcolerà l’andamento temporale di C e di X.

10 0 1

A

J = S 2 ⋅ S1 ⋅ IN = S 2 ⋅ S1 ⋅ IN = S 2 ⋅ S1 ⋅ IN -per K, sempre attraverso una NOR-NOR e raccogliendo le indifferenze cerchiate come zero e le restanti come 1 S 1S 2 IN S0

00 01 11 10

00 1 1 -

01 -

11 -

K = S0

S1S2

00 01 11 10

00 0 0 0 0

01 0 0

ZERO

11 1 0

C X

10 -

Se sintetizziamo una uscita dobbiamo anche in questo caso considerare l’ingresso, poiché si tratta di una macchina di Mealy. Ad esempio sintetizziamo ZERO: IN S 0

B

10 0 0

= S 1 ⋅ IN ⋅ S 2 = S 1 ⋅ IN ⋅ S 2 = S 1 + IN + S 2

Prova Scritta del 23/05/01

DGT1 Punti[10/30]

AN1 Punti[9/30]

Si Progetti una FSM sincrona con la seguenti caratteristiche: due ingressi sincroni: INPUT 1 e INPUT 2 una uscita : OUT L’uscita OUT è normalmente a 0; in ogni periodo di CK la FSM verifica se i due ingressi sono uguali. Se gli ingressi sono uguali per tre periodo consecutivi di CK successivi durante i quali non verifica l’eguaglianza degli ingressi. Si chiede di: a) disegnare il diagramma ASM b) scrivere la tabella della FSM c) sintetizzare almeno variabili di stato e l’uscita OUT

Sia dato il seguente circuito:

V CC

V CC=5 V

I1

IC

CB V IN

I2

I 0c = 10 mA

RC

V 0CE=2.5 V

CC

IB R2 VE

IE RE

V 0E=1 V β F =100

RL

R L =300 Ω

DGT2 Punti[5/30] Sia dato il seguente circuito:

Si chiede a) calcolare i valori della resistenza affinché il transistore sia polarizzato in ZAD

IN

b) calcolare il guadagno in centro banda ai piccoli segnali.

OUT

AN2 Punti[6/30] Sia dato il circuito in figura e la forma d’onda V1(t) e V2(t) indicata:

IN

V2(t)

1 Ogni porta logica ha un ritardo di propagazione di 10 µs. Si disegni il segnale di uscita OUT conseguente al segnale di ingresso IN rappresentato in figura.

10

R VO

V 1 (t)

V1 (t)[V] 5

R = 180 Ω Diodo : Vγ = 0.6 V R f = 20 Ω Tracciare V0 (t) per 0 ≤ t ≤ 4 ms

Nota: Si supponga istantanea la commutazione del diodo.

1

2

3

4

5

T[ms]

30

T[ µs]

Svolgimento AN 1

RC =

Vcc=5V V CE =2.5V Ic = 10mA V E =1V β f =100 RL =300Ω

VBC + I1 R1 (340Ω ⋅10−2 A)V-1.9V = = 150Ω IC 0.01 A

2) per calcolare il guadagno in centro banda dobbiamo prima disegnare il circuito equivalente ai piccoli segnali

1)Calcolare le resistenze in ZAD. Se siamo in ZAD possiamo supporre VBE = 0.6 V e da questa ricaviamo attraverso la KVL applicata al transistor la tensione VBC :

V BC = V BE - V CE = 0.6V-2.5V= 1.9V Poi calcoliamo le correnti IB ed I E .

IB =

Ic βf

=

10 m A 100

= 0 .1m A

IE = IB (βf +1)= 10.1 mA Calcolo le resistenze:

e calcolare i parametri ai piccoli segnali, ovvero hie e h fe . Supponiamo VT =25mV

h ie= VE = IE RE

e quindi la resistenza

RE =

VE =99Ω IE

Per determinare R1 ed R2 immaginiamo IB 6 e 2 2 3 ms

V1(t) = 0 V, V2(t) = 0 V

Non essendoci tensione è ovvio che il valore di Vout sia nullo. GRAFICO FINALE

Vout[V] 5 4

1

2

3

4

5

T[ms]

Svolgimento DGT1 1. disegnare il diagramma ASM della FSM

AVANTI = 0; STOP = 1;

(a)

V = 1; G = 0; R = 0;

1

SENS 0

0

PULS 1


(b)

V = 0; G = 1; R = 0;


(c)

V = 0; G = 0; R = 1;

AVANTI = 1; STOP = 0; V = 0; G = 0; R = 1;

1

(d)

PLUS 0

0

SENS 1

AVANTI = 0; STOP = 1; V = 0; G = 0; R = 1;

(e)

Da questo diagramma si evidenzia che gli stati della FSM sono cinque; di conseguenza le variabili di stato sono tre: infatti, indicando con N il numero degli stati e n il numero delle variabili di stato, una volta noto il valore di N, n sarà il numero più piccolo che rispetterà tale legge: 2n>N. In questo caso 20 = 1 < 5, 21 = 2 < 5, 22 = 4 < 5, 23 = 8 > 5. Da ciò il numero delle variabili di stato risulta essere 3.

2. scrivere la tabella della FSM SEN S 0 0 1 0 1 -

PUL S 0 1 0 1 0 -

SP S2 a a a b c d d d e

0 0 0 0 0 0 0 0 1

S1

S0

0 0 0 0 1 1 1 1 0

0 0 0 1 0 1 1 1 0

AVANTI STOP V 0 0 0 0 0 1 1 1 0

1 1 1 1 1 0 0 0 1

1 1 1 0 0 0 0 0 0

G

R

SF

S*2

S*1

S*2

0 0 0 1 0 0 0 0 0

0 0 0 0 1 1 1 1 1

a b a c d d d e a

0 0 0 0 0 0 0 1 0

0 0 0 1 1 1 1 0 0

0 1 0 0 1 1 1 0 0

3. Struttura della FSM

IN1

RC1

RC2

4 IN2

3

6

OUT 5

4. Il flip/flop in figura è di tipo J K e quindi per sintetizzare uno stato futuro, ad esempio S’0 , dobbiamo utilizzare la tabella di eccitazione e scrivere il valore di J e di K relativi al passaggio dallo stato (n) allo stato (n+1).

Q(j)

Q ( j+1)

J

K

0 0 1 1

0 1 0 1

0 1 -

1 0

SENS PUL S 0 0 0 1 1 0 0 1 1 0 -

SP S2 S1 a a a b c d d d e

0 0 0 0 0 0 0 0 1

0 0 0 0 1 1 1 1 0

S0 AVANTI 0 0 0 1 0 1 1 1 0

STOP V

0 0 0 0 0 1 1 1 0

1 1 1 1 1 0 0 0 1

1 1 1 0 0 0 0 0 0

G

R

SF

S*2

S*1

S*2

JS0

KS0

0 0 0 1 0 0 0 0 0

0 0 0 0 1 1 1 1 1

a b a c d d d e a

0 0 0 0 0 0 0 1 0

0 0 0 1 1 1 1 0 0

0 1 0 0 1 1 1 0 0

0 0 0 0 0 0 0 1 -

1

E quindi avrò le seguenti mappe di Karnaugh per le due variabili: - per J S0S1S2

000 0 0 0 0

Sens Puls

00 01 11 10

001 0 0 0 0

011 0 0 0 1

010 0 0 0 0

110 -

111 -

101 -

100 -

Considero le indifferenze cerchiate come zeri mentre le restanti come 1 e applico la sintesi NOR-NOR:

(

)

(

)

J = ( S 0 + S1 ) ⋅ (SENS ) ⋅ (S 0 + S1 + S 2 ) ⋅ PULS = ( S 0 + S1 ) ⋅ ( SENS ) ⋅ (S 0 + S1 + S 2 ) ⋅ PULS =

= ( S 0 + S1 ) + (SENS ) + (S 0 + S1 + S 2 ) + PULS -per K

S0S1S2 Sens Puls

00 01 11 10

000 -

001 -

011 -

010 -

110 -

111 -

101 -

100 1 1 1 1

Considero nuovamente le indifferenze cerchiate come zeri mentre le restanti come 1. K=S0 Per quanto riguarda la sintesi di una uscita, non ho bisogno di guardare gli ingressi in quanto si tratta di una Macchina di Moore.

Prendiamo ad esmpio l’uscita Giallo:

S1 S2 00

01

11

10

0

0

1

0

0

1

0

-

-

-

S0

G = S 2 ⋅ S1 = S 2 ⋅ S1 = S 2 + S1

Svolgimento DGT2 Il Flip-Flop Toggle “edge sensitive” ad ogni colpo di clock nega lo stato in memoria. Nel risolvere l’esercizio bisogna tener presente che ogni uscita del FF precedente diventa CK per il FF successivo.

CK IN Q1 Q2 Q3

DGT1 Punti[9/30]

Prova scritta del 5/09/2001 AN1 Punti[7/30]

Si progetti un contatore “modulo 3” che possiede due ingressi IN1, IN2, ed un’uscita LED. In ogni stato il contatore verifica se la configurazione degli ingressi coincide con il codice dello stato; in caso affermativo il contatore manda l’uscita LED ad 1 ed attende fino a che gli ingressi non cambiano; nel qual caso il contatore prosegue il conteggio. Nel caso in cui la configurazion e degli ingressi non coincide con il codice dello stato il contatore prosegue il conteggio.

Sia dato il seguente circuito: D 1, D2 “ideali” Vγ = 0 V Rf = 0 Ω Rr = ∞ Ω

DGT2 Punti[6/30]

Is = 0 A

Sia data la seguente rete logica:

V R1 = 6 V V R2 = 12 V

U

V s = 3*103 t V, per t >0

8ms T

A C

8ms 8ms

V

Si chiede di disegnare l’andamento temporale di Vout(t) per t >0.

8ms

Punti[7/30]

B

8ms

8ms 8ms

40ms

AN2 Punti[8/30] Dato il seguente circuito:

Per ogni porta lodica sono dati i seguenti tempi di propagazione. Si disegni l’andamento temporale dei segnali A, B, C, OUT in corrispondenza della transazione degli ingressi:

V CC= 5 V I0C= 10 mA

T: U: C:

V 0E = 1 V V 0CE = 2.5 V RL = 1 kΩ β = 100

Si chiede: a) Calcolare i valori della resistenza nel punto di lavoro (ZAD) b) Calcolare il guadagno in centro banda ai piccoli segnali Punti [8/30]

1 1 1

0 1 1

Svolgimento AN 1 Il grafico di Vs è il seguente:

[V] 12 29 6 3 1

2

3

4

5

t[ms]

Ciò significa che, dato che la tensione VS, per t< 2ms, è Vs